D램 미세화 한계 봉착… ‘수직 구조’ 개발 속도
3D D램 기반 기술 4F² D램 개발
이르면 연내 초기 샘플 개발해 검증
삼성전자와 SK하이닉스가 3차원(D) D램 연구개발(R&D)에 속도를 높이고 있는 가운데, 이르면 연내 D램 구조를 수평에서 수직으로 바꾼 ‘4F² D램’ 초기 시제품을 개발해 검증 작업에 돌입할 계획인 것으로 전해졌다. 4F² D램은 미세화 한계에 직면한 평면 D램의 구조를 수직화해 성능과 데이터 이동 속도, 전력 효율 등을 높인 제품이다. 삼성전자와 SK하이닉스는 4F² D램을 기반으로 D램 구조에 변화를 가한 뒤, 이를 바탕으로 3D D램을 개발할 방침인 것으로 전해졌다.
D램은 디지털 정보 하나가 들어갈 수 있는 기본 단위인 셀 단위로 데이터를 저장하는데, 이 셀 하나가 차지하는 면적을 F²라고 표현한다. 현재까지는 데이터를 읽고 쓰는데 사용되는 수직 선로인 비트라인이 3칸, 수평 선로인 워드라인이 2칸인 6F² 셀이 일반적이었다. 하지만 D램의 크기를 줄이고, 집적도를 높이기 위해 이를 각각 2칸으로 줄인 뒤, D램의 스위치 역할을 맡는 트랜지스터를 수직 구조로 배치하는 4F² D램을 개발한다는 구상이다.
18일 업계에 따르면, 삼성전자와 SK하이닉스는 4F² D램 시제품 개발에 속도를 높이고 있는 것으로 파악됐다. 반도체업계 관계자는 “3D D램 개발에 앞서 제품을 구동할 수 있는 수준의 4F² D램 시제품을 연내 개발해 성능 등을 검증하겠다는 계획”이라며 “시장에서 제품의 사업성을 검증한 뒤 변화된 구조를 바탕으로 3D D램으로 나아가겠다는 전략”이라고 설명했다. 삼성전자, SK하이닉스와 달리 미국 마이크론은 4F² D을 개발하지 않고, 3D D램 개발에 직행한다는 방침인 것으로 알려졌다.
삼성전자와 SK하이닉스는 평면 구조 D램의 미세화 한계에 부딪히면서 이를 극복하기 위한 방안을 두고 고심했다. D램은 선폭이 좁아질수록 집적도가 올라가 성능과 전력 효율이 향상된다. 현재 삼성전자와 SK하이닉스, 마이크론 등은 10㎚(나노미터·10억분의 1m)급 D램 제품을 두고 시장에서 경쟁하고 있다. 지금까지 최대로 선폭을 줄인 제품은 10㎚급 6세대(1c) D램이지만, 10㎚ 이하 D램부터는 공정 난도뿐만 아니라 미세 공정에 따른 제조비용이 치솟으면서 D램 구조의 변화가 불가피하다는 시각이 지배적이다.
이 같은 이유로 메모리 반도체 기업은 평면에서 수직으로 D램 구조를 바꿔, 성능과 전력 효율 등을 높이는 방안을 택하고 있다. 삼성전자는 10㎚급 7세대 (1d) D램 제품 다음 세대에, SK하이닉스는 그보다 한 세대 뒤에 4F² 구조 D램을 시장에 내놓을 계획인 것으로 전해졌다. 메모리 반도체 기업들의 로드맵이 실현되면 이르면 3년 내 평면에서 수직으로 구조가 바뀐 D램이 양산될 것으로 분석된다. 4F² D램의 전반적인 성능은 기존 대비 50% 가까이 향상될 것으로 전망된다.
D램 구조가 대대적으로 바뀌는 만큼 제조에 도입되는 공정과 소재, 장비에도 변화가 따를 것으로 예상된다. 삼성전자와 SK하이닉스 등은 미국 어플라이드 머티어리얼즈 등 글로벌 반도체 장비 기업과 공정 개발을 위한 협업을 진행하고 있다. 공정 난도도 높아지는 만큼 단순 제품 개발 뿐만 아니라 안정적으로 제조·양산할 수 있는 공정을 도입하기 위한 방안을 강구하고 있는 것으로 알려졌다.
이병훈 포스텍 반도체공학과 교수는 “평면 구조에서 D램을 미세화하는 비용이 가파르게 늘고 있고, 성능을 높여야 하는 과제가 있다. 현재로서는 수직 구조로 D램을 바꾸는 것이 유일한 대안으로 평가되고 있다”며 “D램 구조에 대대적인 변화가 불가피한 만큼 개발 및 공정 난도가 만만치 않을 것”이라고 말했다.
3D D램 기반 기술 4F² D램 개발
이르면 연내 초기 샘플 개발해 검증
삼성전자와 SK하이닉스가 3차원(D) D램 연구개발(R&D)에 속도를 높이고 있는 가운데, 이르면 연내 D램 구조를 수평에서 수직으로 바꾼 ‘4F² D램’ 초기 시제품을 개발해 검증 작업에 돌입할 계획인 것으로 전해졌다. 4F² D램은 미세화 한계에 직면한 평면 D램의 구조를 수직화해 성능과 데이터 이동 속도, 전력 효율 등을 높인 제품이다. 삼성전자와 SK하이닉스는 4F² D램을 기반으로 D램 구조에 변화를 가한 뒤, 이를 바탕으로 3D D램을 개발할 방침인 것으로 전해졌다.
D램은 디지털 정보 하나가 들어갈 수 있는 기본 단위인 셀 단위로 데이터를 저장하는데, 이 셀 하나가 차지하는 면적을 F²라고 표현한다. 현재까지는 데이터를 읽고 쓰는데 사용되는 수직 선로인 비트라인이 3칸, 수평 선로인 워드라인이 2칸인 6F² 셀이 일반적이었다. 하지만 D램의 크기를 줄이고, 집적도를 높이기 위해 이를 각각 2칸으로 줄인 뒤, D램의 스위치 역할을 맡는 트랜지스터를 수직 구조로 배치하는 4F² D램을 개발한다는 구상이다.
18일 업계에 따르면, 삼성전자와 SK하이닉스는 4F² D램 시제품 개발에 속도를 높이고 있는 것으로 파악됐다. 반도체업계 관계자는 “3D D램 개발에 앞서 제품을 구동할 수 있는 수준의 4F² D램 시제품을 연내 개발해 성능 등을 검증하겠다는 계획”이라며 “시장에서 제품의 사업성을 검증한 뒤 변화된 구조를 바탕으로 3D D램으로 나아가겠다는 전략”이라고 설명했다. 삼성전자, SK하이닉스와 달리 미국 마이크론은 4F² D을 개발하지 않고, 3D D램 개발에 직행한다는 방침인 것으로 알려졌다.
그래픽=손민균
삼성전자와 SK하이닉스는 평면 구조 D램의 미세화 한계에 부딪히면서 이를 극복하기 위한 방안을 두고 고심했다. D램은 선폭이 좁아질수록 집적도가 올라가 성능과 전력 효율이 향상된다. 현재 삼성전자와 SK하이닉스, 마이크론 등은 10㎚(나노미터·10억분의 1m)급 D램 제품을 두고 시장에서 경쟁하고 있다. 지금까지 최대로 선폭을 줄인 제품은 10㎚급 6세대(1c) D램이지만, 10㎚ 이하 D램부터는 공정 난도뿐만 아니라 미세 공정에 따른 제조비용이 치솟으면서 D램 구조의 변화가 불가피하다는 시각이 지배적이다.
이 같은 이유로 메모리 반도체 기업은 평면에서 수직으로 D램 구조를 바꿔, 성능과 전력 효율 등을 높이는 방안을 택하고 있다. 삼성전자는 10㎚급 7세대 (1d) D램 제품 다음 세대에, SK하이닉스는 그보다 한 세대 뒤에 4F² 구조 D램을 시장에 내놓을 계획인 것으로 전해졌다. 메모리 반도체 기업들의 로드맵이 실현되면 이르면 3년 내 평면에서 수직으로 구조가 바뀐 D램이 양산될 것으로 분석된다. 4F² D램의 전반적인 성능은 기존 대비 50% 가까이 향상될 것으로 전망된다.
D램 구조가 대대적으로 바뀌는 만큼 제조에 도입되는 공정과 소재, 장비에도 변화가 따를 것으로 예상된다. 삼성전자와 SK하이닉스 등은 미국 어플라이드 머티어리얼즈 등 글로벌 반도체 장비 기업과 공정 개발을 위한 협업을 진행하고 있다. 공정 난도도 높아지는 만큼 단순 제품 개발 뿐만 아니라 안정적으로 제조·양산할 수 있는 공정을 도입하기 위한 방안을 강구하고 있는 것으로 알려졌다.
이병훈 포스텍 반도체공학과 교수는 “평면 구조에서 D램을 미세화하는 비용이 가파르게 늘고 있고, 성능을 높여야 하는 과제가 있다. 현재로서는 수직 구조로 D램을 바꾸는 것이 유일한 대안으로 평가되고 있다”며 “D램 구조에 대대적인 변화가 불가피한 만큼 개발 및 공정 난도가 만만치 않을 것”이라고 말했다.